服務熱線 : 400-025-7300
1947年貝爾實驗室演示了世界上第一個基于鍺半導體的晶體管，標志著信息時代的開啟。1954年，硅晶體管問世，隨后成為集成電路技術(shù)的主流。60多年后， “摩爾定律”奄奄一息，芯片材料是否要再次“換道”？
“我們在碳基集成電路這條路上走了20年，還沒有看到什么令我們覺得走不下去的障礙。” 北京大學信息科學技術(shù)學院電子學系主任、中國科學院院士彭練矛近日在北京碳基集成電路研究院接受澎湃新聞專訪時說道。手中一片8英寸晶圓上，排滿了碳納米管晶體管。
彭練矛（圖：DeepTech）
不久前，張志勇-彭練矛課題組剛剛突破了半導體碳納米管關(guān)鍵的材料瓶頸，使其制備出的器件和電路在真實電子學表現(xiàn)上首次超過了硅基產(chǎn)品。相關(guān)成果發(fā)表在世界頂級學術(shù)期刊《科學》（ Science ）上。
彭練矛認為，這是碳基集成電路兌現(xiàn)其理論潛力的第一步。雖然碳基納米材料在2009年就作為未來技術(shù)選項列入國際半導體技術(shù)發(fā)展路線圖（ITRS），美國IBM公司仿真結(jié)果認為平面結(jié)構(gòu)碳管陣列晶體管領(lǐng)先硅基五個技術(shù)節(jié)點，但至此，半導體碳納米管集成電路才算拿出了比肩傳統(tǒng)技術(shù)的真實表現(xiàn)，遠遠領(lǐng)先其它非硅半導體材料，包括所謂的第三代半導體。
“到這一步，我們才可以開始談論規(guī)模產(chǎn)業(yè)化了。” 彭練矛說道。該團隊的下一個目標，是在2-3年內(nèi)完成90納米碳基CMOS先導工藝開發(fā)，性能上相當于28納米硅基器件。雖然不是高端技術(shù)節(jié)點，但卻是可以進入市場的門檻。
張志勇與彭練矛介紹成果
集成電路涉及復雜而漫長的生態(tài)鏈，后續(xù)的互聯(lián)、封裝、測試并非張志勇-彭練矛團隊擅長的環(huán)節(jié)。
從硅基換道碳基，北大物理電子學研究所教授張志勇表示，想要走通這條新路，早已做好了面對很多“坑”的準備。
事實上，這次取得的突破屬于材料領(lǐng)域，也并非該團隊的“老本行”。“我們是負責拿著材料設(shè)計和制造晶體管的，只是等材料太久沒有等到，才自己做了。”張志勇說道。現(xiàn)在拿著自己制備、提純、排列的材料，他們才終于走到20年以來的一段“舒適區(qū)”，預期接下來進展將相對順利。
突破摩爾定律
尺寸比細胞還小的晶體管是搭建芯片的基礎(chǔ)“磚塊”，在晶圓上密集排列而成。
目前，電子行業(yè)所設(shè)計的最主流的邏輯電路是互補性金屬氧化物半導體（CMOS）技術(shù)，由P型和N型MOS晶體管組合而成。其中，連接源區(qū)和漏區(qū)，稱作“溝道”的一層薄半導體非常重要。
根據(jù)“摩爾定律”的著名論述，當價格不變時，集成電路上可容納的元器件數(shù)目約每隔18-24個月便會增加一倍，性能也提升一倍。這個定律準確描述了幾十年間人類集成電路技術(shù)的發(fā)展情況，但隨著一些瓶頸問題出現(xiàn)，自14nm節(jié)點開始，現(xiàn)實進展就開始慢于摩爾定律。
例如，CMOS 晶體管中接源區(qū)和漏區(qū)，稱作“溝道”的一層薄半導體非常重要。CMOS晶體管一旦縮減到亞10nm技術(shù)節(jié)點，溝道長度隨之變短，就會出現(xiàn)“短溝道效應”，失去部分器件功能。
摩爾定律何時“壽終正寢”，業(yè)界尚無定論。但為摩爾定律續(xù)命的嘗試，就包括使用新結(jié)構(gòu)或新材料來解決短溝道效應等問題，進一步提升器件能量利用率。
碳納米管的材料瓶頸
彭練矛早年的主攻方向是電子顯微學，2000年回到北大后不久，38歲的他開始帶領(lǐng)研究團隊探究用碳納米管材料制備集成電路的方法。
所謂碳納米管，是一種1991年被發(fā)現(xiàn)的新型材料，由呈六邊形排列的碳原子構(gòu)成的單層或者多層圓管。在制備高性能晶體管方面，它具有超高的電子和空穴遷移率、原子尺度的厚度以及穩(wěn)定的結(jié)構(gòu)等優(yōu)勢。
彭練矛透露，事實上在1998年， IBM沃森研究中心和荷蘭代爾夫特理工大學就已經(jīng)合作制成了世上第一個碳管晶體管。不過，囿于材料問題的制約，以及公司投資戰(zhàn)略的轉(zhuǎn)變，IBM后期放棄了這方面的研究。
具體而言，要實現(xiàn)大規(guī)模高性能集成電路，碳納米管必須具備超高半導體純度、順排、高密度、大面積均勻。
美國杜克大學教授Aaron Franklin2013年在《自然》（ Nature ）上發(fā)表的一篇評述性文章提出了量化的指標，即半導體純度超過99.9999%（“6個9”）、密度達到100-200每微米。杜克大學目前也是國際上攻關(guān)碳納米管集成電路的主要研究陣地之一。
過去20年里，學術(shù)界發(fā)展了多種制備、提純、排列碳納米管的方法，但是始終無法接近這個實用化區(qū)域。這使得碳納米管晶體管和電路的實際性能遠低于理論預期，甚至落后于相同技術(shù)節(jié)點的硅基技術(shù)至少一個量級。
探路20年
最初的七年里，彭練矛團隊按照國際上的主流路徑，一路“跟車”，磕磕碰碰，終于在2007年形成了基礎(chǔ)性的碳管制備技術(shù)，在碳基芯片領(lǐng)域正式入場。
在“跟車”的這段時間里，他們始終沒有等到碳管材料領(lǐng)域出現(xiàn)重大突破，于是接下去的10年里，課題組放棄傳統(tǒng)摻雜工藝，研發(fā)了一整套高性能碳納米管晶體管的無摻雜制備方法，突破碳基N型MOS管制備的難題。
2017年，團隊首次制備出柵長5納米的晶體管，為世界上迄今最小的高性能晶體管，理論上相比當時同尺寸的硅基晶體管具有10倍本征性能功耗綜合優(yōu)勢，成果首次登上《科學》雜志。
那么，這種理論上的優(yōu)勢能在集成電路的真實表現(xiàn)上兌現(xiàn)幾分？這就是最新這篇《科學》論文講述的故事。
針對“6個9”的純度目標，課題組采用多次聚合物分散和提純（Multiple-Dispersion Sorting Process）技術(shù)得到超高純度碳納米管溶液，半導體純度達99.99995%。
這種提純技術(shù)，雖然最早是由美國團隊提出的，但課題組在聚合物選擇、多次提純工藝和聚合物分離方面進行了許多改進。
雖然是進軍不熟悉的領(lǐng)域，但由于國內(nèi)集成電路人才相對緊缺，反而材料和化工高手好找，因此，張志勇-彭練矛課題組招募了一個10人左右的團隊，在國際上實現(xiàn)超越。
在排列方面，研究團隊提出結(jié)合維度限制自排列法（Dimension-Limited Self-Alignment），在4寸晶圓上制備出了密度120/微米、直徑分布1.45±0.23nm的碳納米管陣列，理論上達到了超大規(guī)模碳納米管集成電路的需求。
基于此種材料，研究人員批量制備了場效應晶體管和環(huán)形振蕩器電路，100納米柵長的碳基晶體管跨導和飽和電流分別達到0.9mS/μm和1.3mA/μm，室溫下亞閾值擺幅為90mV/dec；批量制備出了五階環(huán)形振蕩器電路，成品率超過了50%，最高振蕩頻率達到8.06GHz，遠超已發(fā)表的基于納米材料的電路，且首次超越相似尺寸的硅基CMOS器件和電路。
領(lǐng)先世界的碳芯片技術(shù)（圖：DeepTech）
碳基芯片的未來
張志勇透露，這次在碳管材料上取得的進展，至少可以在國際上保持兩年優(yōu)勢。“現(xiàn)在我們覺得信心有很大的提升，不擅長的事情都可以搞定，擅長的事情肯定沒問題。”
在碳基集成電路4英寸試驗線現(xiàn)場，技術(shù)人員告訴澎湃新聞記者，目前碳基集成電路生產(chǎn)兼容傳統(tǒng)的硅基集成電路生產(chǎn)設(shè)備，且因碳納米管的特性，工藝流程上更加簡潔。
張志勇表示，論文報告的還是在4英寸晶圓上的成果，實際課題組已可在8英寸晶圓上制備，“這是一種可以量產(chǎn)的技術(shù)，且在快速發(fā)展。”
團隊相信，在未來2-3年實現(xiàn)90納米碳基CMOS先導工藝開發(fā)的過程中，面臨的更多是工程性問題，而非原理性問題。
例如，在純度方面，目前碳納米管的半導體純度達到了6個9，但是對于極大規(guī)模集成電路應用來說，還需要再提升2-3個數(shù)量級。“進一步的提純會增加工藝步驟，降低產(chǎn)量，而且如何表征這么高的純度都存在挑戰(zhàn)，需要采用工程的方法克服這些挑戰(zhàn)。”張志勇說道。
在更遠的未來，如果想要兌現(xiàn)實驗室里5納米柵長（對應硅基1.5—2納米技術(shù)節(jié)點）碳管晶體管的理論性能，還需要芯片設(shè)計設(shè)備、生產(chǎn)流程管理等諸多難題。
張志勇相信，在加工技術(shù)沒有太高成熟度時，碳基芯片可以作為硅基芯片的補充，增強硅基芯片的功能或者性能，或者用于某些特殊場合。例如，碳基集成電路可以實現(xiàn)柔性、透明等新形態(tài)芯片，在顯示、醫(yī)療和健康監(jiān)控、抗輻射等特殊環(huán)境以及近紅外成像等領(lǐng)域具有應用前景。
但如果能真正成熟，碳基芯片將有望把集成電路技術(shù)推進到3納米節(jié)點以下，而且性能超越硅基芯片10倍以上。
1947年，貝爾實驗室演示了世界上第一個基于鍺半導體的晶體管，標志著信息時代的開啟。1954年，硅晶體管問世，隨后成為集成電路技術(shù)的主流。60多年后， “摩爾定律”奄奄一息，芯片材料是否要再次“換道”？
“我們在碳基集成電路這條路上走了20年，還沒有看到什么令我們覺得走不下去的障礙。” 北京大學信息科學技術(shù)學院電子學系主任、中國科學院院士彭練矛近日在北京碳基集成電路研究院接受澎湃新聞專訪時說道。手中一片8英寸晶圓上，排滿了碳納米管晶體管。
彭練矛（圖：DeepTech）
不久前，張志勇-彭練矛課題組剛剛突破了半導體碳納米管關(guān)鍵的材料瓶頸，使其制備出的器件和電路在真實電子學表現(xiàn)上首次超過了硅基產(chǎn)品。相關(guān)成果發(fā)表在世界頂級學術(shù)期刊《科學》（ Science ）上。
彭練矛認為，這是碳基集成電路兌現(xiàn)其理論潛力的第一步。雖然碳基納米材料在2009年就作為未來技術(shù)選項列入國際半導體技術(shù)發(fā)展路線圖（ITRS），美國IBM公司仿真結(jié)果認為平面結(jié)構(gòu)碳管陣列晶體管領(lǐng)先硅基五個技術(shù)節(jié)點，但至此，半導體碳納米管集成電路才算拿出了比肩傳統(tǒng)技術(shù)的真實表現(xiàn)，遠遠領(lǐng)先其它非硅半導體材料，包括所謂的第三代半導體。
“到這一步，我們才可以開始談論規(guī)模產(chǎn)業(yè)化了。” 彭練矛說道。該團隊的下一個目標，是在2-3年內(nèi)完成90納米碳基CMOS先導工藝開發(fā)，性能上相當于28納米硅基器件。雖然不是高端技術(shù)節(jié)點，但卻是可以進入市場的門檻。
張志勇與彭練矛介紹成果
集成電路涉及復雜而漫長的生態(tài)鏈，后續(xù)的互聯(lián)、封裝、測試并非張志勇-彭練矛團隊擅長的環(huán)節(jié)。
從硅基換道碳基，北大物理電子學研究所教授張志勇表示，想要走通這條新路，早已做好了面對很多“坑”的準備。
事實上，這次取得的突破屬于材料領(lǐng)域，也并非該團隊的“老本行”。“我們是負責拿著材料設(shè)計和制造晶體管的，只是等材料太久沒有等到，才自己做了。”張志勇說道。現(xiàn)在拿著自己制備、提純、排列的材料，他們才終于走到20年以來的一段“舒適區(qū)”，預期接下來進展將相對順利。
突破摩爾定律
尺寸比細胞還小的晶體管是搭建芯片的基礎(chǔ)“磚塊”，在晶圓上密集排列而成。
目前，電子行業(yè)所設(shè)計的最主流的邏輯電路是互補性金屬氧化物半導體（CMOS）技術(shù)，由P型和N型MOS晶體管組合而成。其中，連接源區(qū)和漏區(qū)，稱作“溝道”的一層薄半導體非常重要。
根據(jù)“摩爾定律”的著名論述，當價格不變時，集成電路上可容納的元器件數(shù)目約每隔18-24個月便會增加一倍，性能也提升一倍。這個定律準確描述了幾十年間人類集成電路技術(shù)的發(fā)展情況，但隨著一些瓶頸問題出現(xiàn)，自14nm節(jié)點開始，現(xiàn)實進展就開始慢于摩爾定律。
例如，CMOS 晶體管中接源區(qū)和漏區(qū)，稱作“溝道”的一層薄半導體非常重要。CMOS晶體管一旦縮減到亞10nm技術(shù)節(jié)點，溝道長度隨之變短，就會出現(xiàn)“短溝道效應”，失去部分器件功能。
摩爾定律何時“壽終正寢”，業(yè)界尚無定論。但為摩爾定律續(xù)命的嘗試，就包括使用新結(jié)構(gòu)或新材料來解決短溝道效應等問題，進一步提升器件能量利用率。
碳納米管的材料瓶頸
彭練矛早年的主攻方向是電子顯微學，2000年回到北大后不久，38歲的他開始帶領(lǐng)研究團隊探究用碳納米管材料制備集成電路的方法。
所謂碳納米管，是一種1991年被發(fā)現(xiàn)的新型材料，由呈六邊形排列的碳原子構(gòu)成的單層或者多層圓管。在制備高性能晶體管方面，它具有超高的電子和空穴遷移率、原子尺度的厚度以及穩(wěn)定的結(jié)構(gòu)等優(yōu)勢。
彭練矛透露，事實上在1998年， IBM沃森研究中心和荷蘭代爾夫特理工大學就已經(jīng)合作制成了世上第一個碳管晶體管。不過，囿于材料問題的制約，以及公司投資戰(zhàn)略的轉(zhuǎn)變，IBM后期放棄了這方面的研究。
具體而言，要實現(xiàn)大規(guī)模高性能集成電路，碳納米管必須具備超高半導體純度、順排、高密度、大面積均勻。
美國杜克大學教授Aaron Franklin2013年在《自然》（ Nature ）上發(fā)表的一篇評述性文章提出了量化的指標，即半導體純度超過99.9999%（“6個9”）、密度達到100-200每微米。杜克大學目前也是國際上攻關(guān)碳納米管集成電路的主要研究陣地之一。
過去20年里，學術(shù)界發(fā)展了多種制備、提純、排列碳納米管的方法，但是始終無法接近這個實用化區(qū)域。這使得碳納米管晶體管和電路的實際性能遠低于理論預期，甚至落后于相同技術(shù)節(jié)點的硅基技術(shù)至少一個量級。
探路20年
最初的七年里，彭練矛團隊按照國際上的主流路徑，一路“跟車”，磕磕碰碰，終于在2007年形成了基礎(chǔ)性的碳管制備技術(shù)，在碳基芯片領(lǐng)域正式入場。
在“跟車”的這段時間里，他們始終沒有等到碳管材料領(lǐng)域出現(xiàn)重大突破，于是接下去的10年里，課題組放棄傳統(tǒng)摻雜工藝，研發(fā)了一整套高性能碳納米管晶體管的無摻雜制備方法，突破碳基N型MOS管制備的難題。
2017年，團隊首次制備出柵長5納米的晶體管，為世界上迄今最小的高性能晶體管，理論上相比當時同尺寸的硅基晶體管具有10倍本征性能功耗綜合優(yōu)勢，成果首次登上《科學》雜志。
那么，這種理論上的優(yōu)勢能在集成電路的真實表現(xiàn)上兌現(xiàn)幾分？這就是最新這篇《科學》論文講述的故事。
針對“6個9”的純度目標，課題組采用多次聚合物分散和提純（Multiple-Dispersion Sorting Process）技術(shù)得到超高純度碳納米管溶液，半導體純度達99.99995%。
這種提純技術(shù)，雖然最早是由美國團隊提出的，但課題組在聚合物選擇、多次提純工藝和聚合物分離方面進行了許多改進。
雖然是進軍不熟悉的領(lǐng)域，但由于國內(nèi)集成電路人才相對緊缺，反而材料和化工高手好找，因此，張志勇-彭練矛課題組招募了一個10人左右的團隊，在國際上實現(xiàn)超越。
在排列方面，研究團隊提出結(jié)合維度限制自排列法（Dimension-Limited Self-Alignment），在4寸晶圓上制備出了密度120/微米、直徑分布1.45±0.23nm的碳納米管陣列，理論上達到了超大規(guī)模碳納米管集成電路的需求。
基于此種材料，研究人員批量制備了場效應晶體管和環(huán)形振蕩器電路，100納米柵長的碳基晶體管跨導和飽和電流分別達到0.9mS/μm和1.3mA/μm，室溫下亞閾值擺幅為90mV/dec；批量制備出了五階環(huán)形振蕩器電路，成品率超過了50%，最高振蕩頻率達到8.06GHz，遠超已發(fā)表的基于納米材料的電路，且首次超越相似尺寸的硅基CMOS器件和電路。
領(lǐng)先世界的碳芯片技術(shù)（圖：DeepTech）
碳基芯片的未來
張志勇透露，這次在碳管材料上取得的進展，至少可以在國際上保持兩年優(yōu)勢。“現(xiàn)在我們覺得信心有很大的提升，不擅長的事情都可以搞定，擅長的事情肯定沒問題。”
在碳基集成電路4英寸試驗線現(xiàn)場，技術(shù)人員告訴澎湃新聞記者，目前碳基集成電路生產(chǎn)兼容傳統(tǒng)的硅基集成電路生產(chǎn)設(shè)備，且因碳納米管的特性，工藝流程上更加簡潔。
張志勇表示，論文報告的還是在4英寸晶圓上的成果，實際課題組已可在8英寸晶圓上制備，“這是一種可以量產(chǎn)的技術(shù)，且在快速發(fā)展。”
團隊相信，在未來2-3年實現(xiàn)90納米碳基CMOS先導工藝開發(fā)的過程中，面臨的更多是工程性問題，而非原理性問題。
例如，在純度方面，目前碳納米管的半導體純度達到了6個9，但是對于極大規(guī)模集成電路應用來說，還需要再提升2-3個數(shù)量級。“進一步的提純會增加工藝步驟，降低產(chǎn)量，而且如何表征這么高的純度都存在挑戰(zhàn)，需要采用工程的方法克服這些挑戰(zhàn)。”張志勇說道。
在更遠的未來，如果想要兌現(xiàn)實驗室里5納米柵長（對應硅基1.5—2納米技術(shù)節(jié)點）碳管晶體管的理論性能，還需要芯片設(shè)計設(shè)備、生產(chǎn)流程管理等諸多難題。
張志勇相信，在加工技術(shù)沒有太高成熟度時，碳基芯片可以作為硅基芯片的補充，增強硅基芯片的功能或者性能，或者用于某些特殊場合。例如，碳基集成電路可以實現(xiàn)柔性、透明等新形態(tài)芯片，在顯示、醫(yī)療和健康監(jiān)控、抗輻射等特殊環(huán)境以及近紅外成像等領(lǐng)域具有應用前景。
但如果能真正成熟，碳基芯片將有望把集成電路技術(shù)推進到3納米節(jié)點以下，而且性能超越硅基芯片10倍以上。
信息來源：澎湃新聞
|
|
| 您的稱呼 : | |
| 聯(lián)系電話 : | |
| 您的郵箱 : | |
| 咨詢內(nèi)容 : | |
|
|